專欄文章

應用於毫米波積體電路的半導體製程，在砷化鎵與矽上主要分別是GaAs pHEMT與CMOS製程技術。

早期GaAs pHEMT是空乏型(depletion mode)電晶體，其閘極需要負電壓操作才能關閉電晶體通道。近年來已經有增強型(enhancement mode)的GaAs pHEMT製程，不需要負電壓操作。0.15 m的GaAs pHEMT製程，其電晶體截止頻率 (cut-off frequency，f_T)達到100 GHz^[1]，最低雜訊指數 (minimum noise figure，NF_min)在28 GHz與38 GHz分別可以達到1 dB以下與1.3 dB^[2]。在輸出功率的部分，功率密度可以達到0.7 W/mm，最佳功率附加效率達到50%^[2]。

      CMOS製程應用於5G毫米波頻段的電路開發要使用90 nm或更新的製程，大多應會落在28nm到65 nm CMOS。90 nm CMOS電晶體的f_T已經超過100 GHz，65 nm與40 nm CMOS更是分別可以達到200 GHz與300 GHz以上^[3]。28 nm CMOS在20 GHz的NF_min為0.8 dB，若依據文獻上的結果推估，在28 GHz的NF_min約為1.1 dB左右^[4]；65 nm CMOS的28 GHz與38 GHz則是分別約為1.3 dB與1.7 dB左右^[5]。

      從電晶體特性來看，GaAs pHEMT與CMOS製程皆可以用來開發5G毫米波系統的射頻前端電路。兩者相比，GaAs pHEMT製程具有較高的輸出功率、較好的雜訊特性；而CMOS製程則有小尺寸、低功耗與高整合度等優點。

5G毫米波系統將會需要許多小型基地台，其射頻前端系統方塊圖可能會規劃如圖一所示。接近天線陣列的部分，發射端需要較高的輸出功率；接收端需要較低的雜訊指數。因此採用GaAs pHEMT製程來開發功率放大器、低雜訊放大器與開關。而後段的波束成型(Beamformer)晶片與升降頻器(up/down converter)晶片則可以使用CMOS製程來開發。

此外，由於陣列天線中，天線單元的最佳間距為半個波長，因此若從晶片輸出端到電路板上各個天線單元的走線長度較長，其損耗也會直接影響功率放大器的輸出功率與低雜訊放大器的雜訊指數，進而造成整體系統的效能下降。若採用圖一的系統架構，則可以將功率放大器與低雜訊放大器放置最接近天線單元的位置，走線的損耗的影響可以藉由前端放大器而減輕。

在使用者端的手持裝置部分，基於小體積、低功耗的要求，且天線陣列的天線單元數量也遠低於基地台端的需求，走線的長度較短。因此可以直接使用CMOS製程將前端放大器、波束合成與升降頻器整合起來。因此，在5G毫米波的前端電路，因應不同的需求可以選擇各自適合的半導體積體電路製程，以達到最佳的系統效能。

圖一、5G毫米波小型基地台射頻前端系統方塊圖。

參考資料

[1]United Monolithic Semiconductors, "Build your own GaN & GaAs solutions with UMS".  [Online]. Available:   https://www.ums-rf.com/wp-content/uploads/2018/01/Brochure_Foundry_2017-1.pdf

[2] David Danzillio, "Advanced GaAs Integration for Single Chip mmWave Front-Ends".  [Online]. Available:  https://www.microwavejournal.com/articles/30273-advanced-gaas-integration-for-single-chip-mmwave-front-ends

[3] C.-H. Jan et al., "RF CMOS technology scaling in High-k/metal gate era for RF SoC (system-on-chip) applications," 2010 International Electron Devices Meeting, San Francisco, CA, 2010, pp. 27.2.1-27.2.4.

[4] Y. Tagro et al., "RF noise investigation in High-k/Metal Gate 28-nm CMOS transistors," 2012 IEEE/MTT-S International Microwave Symposium Digest, Montreal, QC, 2012, pp. 1-3.

[5] S. Wang et al., "Comprehensive Noise Characterization and Modeling for 65-nm MOSFETs for Millimeter-Wave Applications," in IEEE Transactions on Microwave Theory and Techniques, vol. 58, no. 4, pp. 740-746, April 2010, doi: 10.1109/TMTT.2010.2041582.